8月12日，复旦大学微电子学院教授周鹏，集成芯片与系统全国重点实验室、芯片与系统前沿技术研究院研究员刘春森团队，在国际上首次实现最大规模1Kb纳秒超快闪存阵列集成验证，并证明了其超快特性可延伸至亚10纳米，将推动超快颠覆性闪存技术的产业化应用。相关研究发表于《自然-电子学》。

随着人工智能的飞速发展，对高速非易失存储技术的需求日益迫切。然而，主流非易失闪存的编程速度普遍在百微秒级，无法支撑人工智能的应用需求。研究团队前期发现，二维半导体结构能够将闪存的编程速度提升一千倍以上，实现纳秒级超快存储闪存技术。然而，如何实现规模集成、走向真正实际应用仍极具挑战。

在此基础上，研究团队开发了超界面工程技术，在规模化二维闪存中实现了具备原子级平整度的异质界面，结合高精度的表征技术，显示集成工艺显著优于国际水平。测试结果表明，二维新机制闪存在1Kb存储规模中，纳秒级非易失编程速度下良率高达98%，高于国际半导体技术路线图对闪存制造89.5%的良率要求。

同时，研究团队研发了不依赖先进光刻设备的自对准工艺，并结合原始创新的超快存储叠层电场设计理论，实现了沟道长度为8纳米的超快闪存器件。这也是当前国际最短沟道闪存器件，突破了硅基闪存物理尺寸极限（约15纳米）。在原子级薄层沟道支持下，这一超小尺寸器件具备20纳秒超快编程、10年非易失、十万次循环寿命和多态存储性能。

超快闪存集成工艺和统计性能。图片由研究团队提供

相关论文信息：https://doi.org/10.1038/s41928-024-01229-6